|
|
参照我昨天发的第一篇文章就能了解大概，这里我贴一下观察者网的解读
过去，业界提升性能的思路是“把晶体管做得更小”，这样走线就能更密、信号不用跑太远。华为的思路则是：在不显著缩小晶体管尺寸的前提下，通过系统性地压缩信号传播时延，来实现同样的效果。
这个思路听起来有点像在上下班高峰期，不去扩建道路（扩宽尺寸），而是想办法优化红绿灯、设置潮汐车道、加修高架和地下通道，把交通流理顺了，车速自然就提上来了。
华为实现这个思路的核心技术，叫“逻辑折叠”。
传统芯片的电路布局是二维平面上的，信号在平面上左冲右突，很多时间花在了走线上。逻辑折叠的本质，是把电路布局从“一层楼”扩展成“多层楼”，把原本需要长距离横向走线的关键路径“折”起来，纵向叠放，从而大幅缩短信号传播的物理距离。
以先进封装、Chiplet异构集成和混合键合为代表的技术浪潮，正在以前所未有的速度和规模重塑芯片的性能边界。它们与“韬定律”的核心思路异曲同工：不依赖晶体管本身的无限微缩，而是通过更聪明的集成和互连方式，推动系统级性能的持续跃升。
先看先进封装。如果说过去几十年，业界讨论“几纳米”就是讨论芯片的一切，那么从2024到2026年，讨论话题的重心正在快速向先进封装倾斜。根据Yole Group的数据，2025年全球先进封装市场规模约531亿美元，预计到2030年有望达到794亿美元，年复合增长率约8.4%。更令人吃惊的是2.5D/3D封装的增长速度：2023年至2029年间，其年复合增长率高达37%。
为什么涨得这么快？原因简单粗暴：AI芯片需求爆了。以台积电CoWoS为代表的先进封装，把GPU核心和高带宽内存（HBM）紧贴在一起，信号传输距离从毫米级压缩到微米级，是AI大模型时代算力爆炸的“隐形底座”。数据显示，目前全球2.5D与3D先进封装产能仍供不应求，部分订单从下单到交货甚至超过一年，供应缺口高达约23%。全球头部厂商正在掀起扩产狂潮：台积电计划布局七座先进封装工厂，规划到2027年将年产能从130万片提升到200万片，增幅约53.85%。
再看Chiplet（芯粒）。这项技术背后的逻辑是把一颗超大芯片拆成多个小芯粒，各自用最优制程做出来，再通过先进封装“粘”在一起，有点像“把一块大棋盘切成几块小拼图再拼回去”。Chiplet架构在AI芯片中已经大面积铺开，尤其对于国内芯片厂商来说，这项技术更具战略意义：它允许部分核心模块使用先进制程，而非关键的I/O、存储模块用成熟制程，有效弥补了先进制程受限的短板，实现了“用有限资源换系统级性能”。
如果说Chiplet是“搭积木”，那混合键合就是决定这些积木能不能搭得稳、搭得密的那把“胶水”。混合键合的突破性在于：它完全不需要焊料凸块，直接让铜和铜在原子层级接触，实现芯片间铜-铜和氧化物-氧化物的直接键合。相比传统热压键合，混合键合带来的互连密度能提升一到两个数量级，寄生电容极低，信号延迟和功耗都大幅下降。
这项技术被业界视为“后摩尔时代未来十年的必选技术路线”。从具体落地看，存储巨头们已经集体杀入。SK海力士和三星都在为下一代HBM高带宽内存铺路，预计混合键合将从HBM4开始引入，16层HBM的堆叠结构正在紧锣密鼓地验证中。混合键合设备市场的年复合增长率预计高达69%，远超半导体行业的整体增速。
还有一个更前沿的方向：硅光互连与光电共封装（CPO）。
信号传输的本质瓶颈，正在从芯片内部向芯片之间、乃至机柜之间的互连转移。传统的铜互连在高频率下损耗大、距离有限，越来越撑不住大规模AI集群的带宽需求。硅光互连的核心思路是用光代替电来传信号，速度更快、延迟更低、功耗大幅下降。
台积电在2026年5月的技术论坛上高调披露了其“三层蛋糕”AI平台架构：底层是运算层（Compute），中间是封装集成层（CoWoS/SoIC），最顶层是“未来最重要的”光子互连层（COUPE）。COUPE技术通过3D异质集成方式，将电子芯片与光子芯片垂直堆叠，使得组件之间距离极近，大幅降低电耦合损耗。据台积电透露，今年已启动全球首款采用COUPE技术的200Gbps微环调制器的量产，比特误码率低于一亿分之一。相比传统铜线，COUPE可使系统能效提升4倍、延迟降低10倍；若与封装平台深度整合，能效甚至可提升到10倍，延迟降低20倍。
|
|
[复制链接]
IP卡
狗仔卡
发表于 
显身卡